Home
Accesso / Registrazione
 di 

Come incorporare 1-wire Master (1WM) in FPGA o ASIC

Come fare incorporare 1-wire Master (1WM) in FPGA o ASIC

Questa application note mostra come incorporare il 1-wire master (1WM) in un progetto ASIC. Il documento contiene estratti di come creare 1-wire master in Verilog.

Il DS89C200 è un theoretical microcontroller. Il DS1WM 1-Wire Master (1WM) è stato creato per facilitare la comunicazione CPU con i dispositivi tramite un bus 1-Wire senza avere la preoccupazione della temporizzazione.

Il 1WM collega quattro sub-moduli per formare un'unità completa. Non esiste un codice HDL. I quattro file dei sub-moduli consistono in: one_wire_interface, one_wire_master, clk_prescaler e one_wire_io. Per applicazioni che non richiedono un clock prescaler, si può rinunciare a questo modulo se un clock esterno da 1 MHz viene fornito con il segnale clk_1us.

 

 

Scrivi un commento all'articolo esprimendo la tua opinione sul tema, chiedendo eventuali spiegazioni e/o approfondimenti e contribuendo allo sviluppo dell'argomento proposto. Verranno accettati solo commenti a tema con l'argomento dell'articolo stesso. Commenti NON a tema dovranno essere necessariamente inseriti nel Forum creando un "nuovo argomento di discussione". Per commentare devi accedere al Blog

 

 

Login   
 Twitter Facebook LinkedIn Youtube Google RSS

Ultimi Commenti