Core Technology: ARM cortex M4

ARM cortex M4

Il core ARM cortex M4 monta su la struttura portante del suo predecessore ARM cortex M3 e apporta una miscela intelligente delle caratteristiche degli MCU (microcontrollori) e dei DSP. Il core ARM cortex M4 implementa l’architettura del set di istruzioni ARMv7-ME.

Questa è la definizione di ARM Thumb 2 e offre la compatibilità con ARM cortex M3 e inoltre aggiungere nuove e significative capacità con le estensioni DSP e SIMD. Le istruzioni di moltiplicazione e di accumulo supportano fino a 32 x 32 + 64 –> 64.

Il core ARM cortex M4 supporta una FPU opzionale

Il core ARM cortex M4 supporta anche una FPU (Floating Point Unit) single – precision che include un’estensione del file di registro di 32 registri di dati FP (floating point) a 32 bit.
La figura mostra il modello base di programmazione utente, che include:

    – 13 registri general-purpose, r [0-12], stack pointer (r13=SP), registro di contatto (r14 = LR), contatore del programma (r15 = PC)
    – Stack pointer, registro di contatto e contatore del programma
    – xPRS (Multiple Program Status Registers)

ISA definisce operazioni dalla lunghezza variabile con le istruzioni a 32 bit o a 16 bit. Esso supporta anche grandezze e dell’operando dei dati a 8 bit, a 16 bit e a 32 bit interi, più campi di larghezze che vanno da 1 a 32 bit.
I core ARM Cortex Mx vengono utilizzati negli spazi applicativi in cui l’operazione deterministica e la dimensione generale sono più importanti delle prestazioni in senso assoluto. Come risultato, il core ARM Cortex M4 presenta una micro architettura pipeline a tre stadi: ricerca e ricezione dell’istruzione (instruction fetch, FE), decodifica dell’istruzione (instruction decode, DE) ed esecuzione dell’istruzione (instruction execute, EX). Le estensioni aggiunte dell’istruzione DSP e SIMD vengono eseguite in una struttura per l’accumulo e la moltiplicazione ad alta velocità; tutte le istruzioni di accumulazione opzionale e di moltiplicazione hanno un tempo di esecuzione al singolo ciclo.

Le implementazioni del core ARM cortex M4

Il core ARM cortex M4 implementa interfacce di bus multiple a 32 bit che sopportano una architettura di memoria Harvard. Nello specifico, il core fornisce una connessione Harvard modificata con il codice AHB e bus di sistema. Il codice di bus è di solito utilizzato per il recupero delle istruzioni e gli accessi ai dati dei PC, mentre il bus di viene di solito utilizzato per gli accessi alla RAM e alle periferiche. Una connessione PPB (Private Peripheral Bus, bus di periferica privata) a 32 bit verso diversi ed importanti moduli (come ad esempio il Nested Vectored Interrupt Controller) è accessibile solo al core.

16 Comments

  1. giuskina 3 febbraio 2011
  2. linus 3 febbraio 2011
  3. stewe 3 febbraio 2011
  4. Emanuele 3 febbraio 2011
  5. Fabrizio87 3 febbraio 2011
  6. linus 3 febbraio 2011
  7. Emanuele 3 febbraio 2011
  8. Emanuele 3 febbraio 2011
  9. Wales8686 3 febbraio 2011
  10. Emanuele 3 febbraio 2011
  11. Emanuele 3 febbraio 2011
  12. Alex87ai 3 febbraio 2011
  13. Maurizio S. 3 febbraio 2011
  14. giuskina 4 febbraio 2011
  15. Alex87ai 4 febbraio 2011
  16. Maurizio S. 4 febbraio 2011

Leave a Reply