Home
Accesso / Registrazione
 di 

Corso di Elettronica di base. I Flip Flop - 2

Corso di Elettronica di base. I Flip Flop

Notate che le uscite Q e /Q prendono il nome rispettivamente di uscita diretta ed uscita complementata (negata). Notate quindi la caratteristica principale del flip-flop RS: un impulso positivo all’ingresso S (Set) pone a livello alto l’uscita diretta, mentre un impulso positivo all’ingresso R manda quest’ultima a zero; evidentemente la /Q, che è il complemento dell’uscita diretta, assume sempre lo stato logico opposto a quello assunto, di volta in volta, da quest’ultima.

circuiti flip flop

Vediamo ancora lo schema di fig. 1 e supponiamo di applicare un breve impulso a livello al piedino di SET del circuito rimasto, nel frattempo, nelle condizioni viste precedentemente: in questo caso la NOR in basso si trova con un ingresso a livello 1 (l’altro, rigidamente connesso a Q, è a zero logico) e la sua uscita commuta da 1 a zero logico; la NOR in alto si trova quindi tutti e due gli ingressi a livello 0, cosicché la sua uscita commuta da zero ad 1 logico. Abbiamo quindi la seguente situazione: l’uscita Q è ad 1 logico e la /Q è ora a zero; tutto per un impulso positivo dato all’ingresso SET.

Possiamo allora dedurre che un impulso positivo applicato all’ingresso di SET del flip-flop RS ne porta a livello alto l’uscita diretta. Se adesso immaginiamo di applicare lo stesso impulso positivo all’ingresso di RESET, vediamo che la NOR in alto si trova almeno un ingresso ad 1 logico e commuta lo stato della propria uscita da 1 a 0 logico, forzando a tale livello anche l’ingresso della NOR in basso ad essa collegato. Ora, dato che (finito l’impulso inviato prima al SET) l’ingresso di SET è allo stato 0, la NOR in basso si trova entrambi gli ingressi a livello logico basso e commuta lo stato della propria uscita da 0 ad 1 logico. Notate quindi che un impulso al piedino di RESET resetta, ovvero azzera il flip-flop RS: infatti ne porta a zero logico l’uscita Q.

flip_flop

Non è possibile e non ha senso tenere SET e RESET allo stesso livello, giacché il flip-flop in tal caso non commuta; almeno in teoria, perché nella pratica se i due ingressi sono entrambi a livello 1 commuta in una delle condizioni a causa delle pur minime differenze tra i circuiti degli ingressi. Il simbolo del disegno elettronico attribuito al flip-flop RS è quello che si vede in figura 2: in esso si distinguono le uscite diretta e complementata, e i due piedini di SET e RESET. Notate ora che il flip-flop RS costituisce una memoria elementare, cioè è capace di immagazzinare un dato: infatti eccitando il suo piedino di SET l’uscita Q assume e conserva lo stato logico 1; per cancellare il dato in memoria basta dare un impulso al RESET, che equivale ad immagazzinare il dato 0. Partendo dallo schema di base si possono realizzare dispositivi più complessi come quello di fig. 6, che è poi quello del flipflop RST: questo dispone dei soliti set e reset, però i livelli logici applicati ad essi non producono alcun effetto finché non giunge un impulso di eccitazione ad un terzo ingresso, quello di CLOCK.

Il kit è disponibile da Futura Elettronica

 

 

Scrivi un commento all'articolo esprimendo la tua opinione sul tema, chiedendo eventuali spiegazioni e/o approfondimenti e contribuendo allo sviluppo dell'argomento proposto. Verranno accettati solo commenti a tema con l'argomento dell'articolo stesso. Commenti NON a tema dovranno essere necessariamente inseriti nel Forum creando un "nuovo argomento di discussione". Per commentare devi accedere al Blog
ritratto di Vittorio Crapella

Tutto NOR

Lo sapevate che l'elettronica alla base del Computer di bordo delle navicelle Apollo
era concepita solo su porte logiche NOR ?
http://klabs.org/history/ech/agc_schematics/

 

 

Login   
 Twitter Facebook LinkedIn Youtube Google RSS

Chi è online

Ci sono attualmente 7 utenti e 63 visitatori collegati.

Ultimi Commenti