Corso di Elettronica di base. I Flip Flop – 3

Corso di Elettronica di base. I Flip Flop

L’impulso deve essere positivo (qualora fosse negativo vedremmo l’indicazione /CLOCK oppure /CK nel simbolo grafico) infatti le porte AND si sbloccano solo portando a livello alto i loro ingressi. Il funzionamento del flip-flop RST appare chiaro verificando le due condizioni che già conosciamo: se diamo il livello alto all’ingresso SET l’uscita del flipflop assume l’1 logico solo se diamo un impulso a livello alto al CLOCK, dato che diversamente, avendo le due AND almeno un ingresso a livello basso, sia S che R sono a livello basso.

Dando l’impulso di clock, la AND in alto si trova entrambi gli ingressi ad 1 logico e pone la propria uscita nello stesso stato, mentre la AND sotto ha l’uscita a zero logico perché il RESET è a zero. Il flipflop presenta quindi l’uscita Q a livello alto, ovvero viene settato. Per resettarlo basta porre a livello alto il RESET (il SET deve stare a zero) e dare un nuovo impulso positivo al CLOCK: ora la NAND in alto ha l’uscita a zero e quella sotto, trovandosi entrambi gli ingressi ad 1 logico, pone la propria uscita a livello alto e comanda il punto R del flip-flop, la cui uscita Q assume lo zero logico. Vedete quindi che anche il flip-flop RST costituisce una cella di memoria, questa volta attivabile da un impulso separato da quello dei dati.

Una variante dell’RST è il flip-flop “T” (dall’inglese Toggle=scatto) la cui struttura è quella mostrata dalla fig. 7 ed il simbolo grafico è invece quello di figura 10. Questo flipflop è un RST connesso in modo “latch” (che in inglese significa blocco, catenaccio) cioè con le uscite diretta e complementata connesse rispettivamente al reset e al set; in questo modo ogni impulso positivo al piedino di trigger (CLK) determina una commutazione dello stato delle uscite.

flip_flop

Per comprendere quanto detto basta considerare lo schema di fig. 7 e supporre che l’uscita Q sia a livello basso (/Q è a livello alto). In queste condizioni S è ad 1 logico ed R si trova invece a zero; un impulso positivo al CLK attiva le AND facendo passare agli ingressi set e reset del flip-flop RS interno i livelli logici di S ed R: l’uno logico raggiunge quindi il set, settando il flip-flop, ovvero portandone ad 1 logico l’uscita, mentre lo zero al reset non provoca alcuna azione. Esaurito l’impulso di clock abbiamo una nuova situazione: S a livello basso ed R a livello alto. Un nuovo impulso di clock inverte la condizione delle uscite, dato che al reset dell’RS giunge ora un livello alto e al set un livello basso: il flip flop porta la Q a livello zero e la /Q ad 1 logico. Appare quindi evidente che se diamo un nuovo impulso al CLK, trovandoci nella situazione vista per il primo impulso (S ad 1 logico e R a zero) avremo una nuova inversione dello stato delle uscite, e così accadrebbe ad ogni successivo impulso dato al CLK. Il flipflop T è quindi l’elemento di base per i contatori binari, dato che ogni due impulsi di clock ripresenta lo stesso stato alle uscite: se partiamo con l’1 all’uscita diretta, lo ritroviamo solo dopo 2 impulsi di clock, numero che rappresenta appunto 2 elevato alla prima potenza.

Il kit è disponibile da Futura Elettronica

STAMPA

Leave a Reply