Home Forum Scrivi una domanda di elettronica Gestione Virtex 5 ml507

Questo argomento contiene 4 risposte, ha 4 partecipanti, ed è stato aggiornato da Piero Boccadoro Piero Boccadoro 9 mesi, 3 settimane fa.

Stai vedendo 5 articoli - dal 1 a 5 (di 5 totali)
  • Autore
    Articoli
  • #60458

    Salve sono un laureando di ingegneria e devo programmare una scheda virtex 5 ml507 attraverso il System Generator dell xilinx (ambiente di simulazione che si integra in simulink).

    Qualcuno sa come fare a specificare un determinato pin di ingresso e di uscita sulla scheda direttamente da simulink?

    In teoria dovrebbe essere possibile attraverso il blocco gateway in e gateway out specificando IOB, ma non so cosa mettere.

    #75267
    Tiziano.Pigliacelli
    Tiziano.Pigliacelli
    Partecipante

    Ciao, premetto che non sono esperto di Simulink e System Generator, ma ho trovato su internet qualcosa che potrebbe aiutarti, se non ti ci sei già imbattuto.

    Nel seguente link c’è un’immagine di un Gateway Out:

    http://forums.xilinx.com/t5/DSP-Tools/Can-we-get-output-on-FPGA-board-using-HW-Co-Simulation/td-p/234464

    Nel seguente c’è una descrizione di come i Gateway si usino:

    http://www.intechopen.com/download/get/type/pdfs/id/18568

    Per quanto riguarda la selezione dei pin, nella documentazione della scheda dovresti avere tutto quanto ti serve per scegliere i pin adeguati ai tuoi scopi. Cioè, se devi inviarli a un connettore, devi seguire la documentazione nella parte che descrive il connettore.

    Spesso però esistono dei progetti già pronti per queste schede con la pinout già definita, ed in quel caso tu devi solo fare un’istanza del tuo blocco System Generator attraverso il top che ti forniscono (VHDL).

    Spero di esserti stato di aiuto
    Tiziano

    #75270
    GianlucaAngelone
    GianlucaAngelone
    Partecipante

    Ciao,
    sul forum della Xilinx ho trovato l'esempio che forse fa per te:

    http://forums.xilinx.com/t5/DSP-Tools/How-do-I-assign-System-Generator-Gateway-In-or-Out-to-a-device/td-p/76355

    nel modello simulink allegato si vede che per usare il pin B18 (su una Digilent Nexys2 dev board) mette la seguente stringa {'H13','E13','D18','B18'} nella IOB pad location, dove 'B18' corriponde all'LSB.

    Come dice Tiziano, dovresti avere una documentazione in cui è riportato l'elenco dei pin. Per vedere come SysGen li assegna  potresti fare una prova lasciando tutto in automatico (basta spuntare 'Translate into output port' lasciando in bianco la parte relativa a IOB location ) e poi guardando il file .pad generato.

    Puoi trovare la soluzione spiegata meglio qui:

    http://electronics.stackexchange.com/questions/9741/system-generator-how-to-configure-the-pins-for-the-signals-of-your-design

    Mi dispiace non esserti molto di aiuto, ma uso un ambiente che si basa su SysGen ma che usa dei blocchi di I/O preconfigurati per l'HW installato e che richiamano delle S-function.

    Ho però visto che il tuo è un problema comune di cui si discute sul forum della Xilinx.  Se non lo hai già fatto potresti dare un'occhiata a queste:

    http://forums.xilinx.com/t5/DSP-Tools/An-issue-about-gateway-out-in-SysGen/m-p/219221/highlight/true#M5343  (assegnazione automatica dei pin, il caso contrario al tuo)

    http://forums.xilinx.com/t5/DSP-Tools/How-to-build-non-memory-mapped-gateways/m-p/79307#M2884

     

    Buona lettura!

     

    Ciao,

    Gianluca

     

     

     

    #75276

    grazie per le vostre risposte. ho trovato un file nella pagina della xilinx che mi da il riferimento ai pin della scheda ml507. grazie a questi nella scheda di gestione del modulo gateway del sysgen ho la possibilita' di gestire i pin in io

    #75288
    Piero Boccadoro
    Piero Boccadoro
    Partecipante

    Perchè non metti il link anche qui? :)
    Così se altri avranno il tuo stesso dubbio, potranno consultarlo facilmente ;)

Stai vedendo 5 articoli - dal 1 a 5 (di 5 totali)

Devi aver eseguito l’accesso per poter rispondere a questa discussione.