Home
Accesso / Registrazione
 di 

[VHDl]Significato codice

1 risposta [Ultimo post]
ritratto di Mifert4
Offline
Titolo: User+
Utente+
Ultima visita:
2 anni 12 settimane fa
Utente dal: 28/11/2011
Messaggi: 12

Nel test bench di un decoder 4:16 è presente questo processo:
process
begin
for i in 0 to 15 loop
binary_in <= std_logic_vector(to_unsigned(i,4));
ideal_out <= std_logic_vector(to_unsigned(2**i,16));
wait for 10 ns;
end loop;

wait;
end process;

ma non mi sono chiare alcune cose:innanzitutto la scrittura "for i in 0 to 15 loop";
-poi "std_logic_vector(to_unsigned(i,4))" che significato e che bisogno c'è di scrivere to_unsigned?
e infine "(2**i,16)"

non ho capito nè cosa vogliono dire queste scritture in parole povere,nè il bisogno di metterle

ritratto di gabri87
Offline
Titolo: User
Utente
Ultima visita:
6 settimane 1 giorno fa
Utente dal: 14/02/2011
Messaggi: 7
ciao! "for i in 0 to 15 loop"

ciao!
"for i in 0 to 15 loop" significa in parole povere inizializza una variabile i con valore 0 ed esegui il loop (compreso tra l'istruzione successiva fino all'end loop) fino a che la variabile i, incrementata ogni volta di 1, non assume il valore 15.

to_unsigned() è una funzione.. devi andare a vedere che cosa fa questa funzione. dal nome direi che converte gli argomenti in un intero senza segno, ma di più non ti so dire..

ho cercato di essere d'aiuto come potevo, ma aspetta che qualcuno di più esperto ti risponda...

comunque che linguaggio di programmazione è?

 

 

Visita il sito EOS-Book con centinaia di progetti ed articoli!

Visita il nuovo sito di EOS-Book
Login   
 Twitter Facebook LinkedIn Youtube Google RSS

Chi è online

Ci sono attualmente 4 utenti e 36 visitatori collegati.

Ultimi Commenti