Nuovi progetti di sistemi di controllo a segnali misti

L’incorporazione di bus di alta velocità e le svariate funzionalità integrate nei moderni chip, hanno reso i nuovi sistemi embedded e di elaborazione dati molto più potenti. Tale evoluzione tecnologica ha contribuito, però, a rendere tali sistemi anche più complessi maggiormente sensibili alla qualità del segnale e meno efficienti in termini di tempo impiegato per la risoluzione dei problemi.

Panoramica sul sistema e test

Al fine di rimanere al passo con l'incremento di funzionalità e prestazioni, nei loro progetti i tecnici spesso si trovano a lavorare con segnali sia analogici che digitali. Tutto ciò complica l'operazione di test, richiedendo strumenti specializzati per verificare lo stato dei vari punti di test del dispositivo sotto analisi. Ad esempio, il test analogico richiede precisi valori di tensione per effettuare le analisi del livello fisico ,come le misure di ampiezza, di tempo o del diagramma ad occhio. L'oscilloscopio è stato lo strumento principale per questo tipo di operazioni.

Il test del sistema digitale utilizza solo i valori del livello logico e può utilizzare soltanto le informazioni temporali. Correlando nel tempo segnali digitali multipli, è possibile eseguire l'analisi a livello di bus o di protocollo. Il test e il debug del sistema digitale possono richiedere di triggerarsi su cicli di bus specifici, quali read o write della memoria.

Gli analizzatori logici con ampie capacità di analisi dei bus vengono normalmente utilizzati per il test dei sistemi digitali. In molti casi, quando i tecnici hardware e software collaborano per risolvere la causa di un problema specifico, devono analizzare le informazioni su un bus, sia a livello di rappresentazione elettrica sia ad un più alto livello di astrazione, come la visione decodificata di un protocollo di bus seriale. Molti progetti dispongono di un numero elevato di componenti hardware per l'esecuzione di operazioni specifiche, che possono essere collocati su varie parti della scheda circuitale.

Per verificare l'interazione tra i componenti, i tecnici devono avere una visione a livello di sistema del dispositivo sottoposto a test. La sfida è assicurare la sincronizzazione delle operazioni dei componenti, in altre parole, l'apparecchiatura di test deve essere in grado di fornire informazioni accurate sulle prestazioni temporali, oltre alla visualizzazione e all'analisi dei dati ai livelli superiori di astrazione e analisi.

L'oscilloscopio a segnali misti fornisce una caratterizzazione del segnale analogico con analisi temporale e di evento del bus digitale, rendendolo lo strumento ideale per il debug del sistema. La progettazione e convalida mista analogico-digitale traggono vantaggio dalle tre funzioni principali dell’Mso: correlazione temporale, visibilità dello stato e qualifica dei dati.

Correlazione analogica e digitale

Le informazioni correlate temporalmente del segnale analogico e digitale possono portare all'esecuzione di verifiche e debug più efficaci. Nei sistemi per il controllo a segnali misti, il comportamento del loop di controllo basato su software può essere correlato allo stimolo analogico e ai segnali di risposta. Nel debug del sistema, gli stati digitali errati (ad esempio carattere non valido) possono essere più facilmente correlati agli effetti di segnale a basso livello (ad esempio jitter dipendente dai dati) del livello fisico.

La comprensione del contesto in cui si è verificato un evento può essere vitale durante il debug dei sistemi digitali. Ad esempio, a quale posizione di memoria si accedeva? Da dove proveniva questo pacchetto di informazioni? Quale era lo stato dell’Asic quando si è verificato l’errore del bus? Potrebbero essere necessari i dettagli di livello inferiore o del livello fisico per l'identificazione dell'origine del problema, ma spesso il modo più efficiente di individuare i problemi è comprendere lo stato del sistema a livello più ampio. La capacità di acquisire diverse visualizzazioni del segnale mentre attraversa un sistema può portare rapidamente a intuizioni fondamentali. Spesso è necessario analizzare tipi di cicli specifici, come l'integrità del segnale durante i cicli di read o il jitter temporale nel ciclo di write per un banco di memoria specifico. Gli schemi di segnale avanzati, come quelli presenti nelle Ddr, possono complicare il debug.

Quando l’informazione del ciclo viene distribuita lungo numerosi segnali digitali, è necessario un trigger sofisticato per acquisirla in tempo reale. Pertanto, il debug efficace può includere il rilevamento degli errori di segnale solo durante specifici cicli di bus. La qualifica del pattern digitale può essere applicata a tipi di trigger di errore logico per il rilevamento in tempo reale degli errori di segnale, come un'anomalia durante un read.

Scarica subito una copia gratis

Scrivi un commento

Seguici anche sul tuo Social Network preferito!

Send this to a friend