Home
Accesso / Registrazione
 di 

Programmatore universale di memorie - 3

Programmatore universale di memorie

Ad esempio, usando una memoria quale la 2716, che si presenta in contenitore dip da 12+12 piedini, bisogna collegare la spinetta del pin 26 (corrisponde al 24 della EPROM usata...) al punto +5, ovvero all’alimentazione: così il piedino 24 del chip riceverà i 5 volt che gli servono.

Notate quindi che normalmente lo zoccolo Textool ha il +5V sull’ultimo piedino (il 28) e la massa al 14: queste connessioni sono fisse perché inserendo un chip da 28 pin vanno bene, mentre con quelli da 24 piedini non determinano danno, dato che posizionando in basso il componente il 14 tocca il 12 (quindi la massa...) e il 28 rimane libero, come pure l’1, il 2 ed il 27.

Bene, passiamo ora ad esaminare nei dettagli il funzionamento della parte logica del circuito, partendo dal fatto che lavora collegato alla porta parallela del Personal Computer. Per avere la massima velocità nelle operazioni di accesso alla memoria, sono state usate tutte le linee di ingresso della porta: i dati vengono letti in forma parallela utilizzando direttamente e contemporaneamente il bus dati di 8 bit D0÷D7 (piedini 1, 14, 17, 15, 13, 12, 10, 11 del connettore Cannon DB25) della porta LPT1.

Il circuito di interfaccia può disporre ed impostare fino a 16 bit di address, quindi permette di indirizzare fino a 65.536 locazioni (64 Kbit o KByte, a seconda dell’organizzazione della memoria). I dati in scrittura vengono inviati dalla porta parallela al circuito in forma seriale, quindi ricostituiti sulle rispettive linee (8 bit di dati e 16 per gli indirizzi) tramite i 3 latch ad 8 bit presenti nel circuito. Questo stratagemma ci permette di lavorare usando le linee disponibili della porta LPT1, che ovviamente non permette di trasferire parallelamente 24 bit. In pratica IC1 fornisce i primi 8 bit di indirizzo, IC2 i bit address dal 9 al 16, mentre con IC3 si estraggono gli 8 bit dei dati da scrivere, ovvero DB0÷DB7.

Per trasferire indirizzi e dati (prima l’indirizzo della locazione da modificare, poi i dati da inserire...) usiamo 5 linee della porta parallela, di cui una funge da clock comune per i tre latch (canale CLK, pin 6 della LPT1), una è il canale dati (DATA, pin 5 della LPT1), e tre sono i criteri di abilitazione (CE) di ogni latch (pin 7, 8 e 9 della LPT1). I bit di dati o indirizzo e il clock sono inviati contemporaneamente ai tre integrati, che vengono abilitati uno per volta tramite le linee di comando.

Sulla linea DATA il computer trasmette serialmente 8 bit alla volta, che vengono acquisiti da tutti e tre i 74HC595 ai loro piedini 14 (SER) in base alla temporizzazione data al clock (SCK, pin 11); però uno solo di essi li ripresenta alle sue uscite, perché per ogni gruppo di 8 bit inviato sulla parallela viene abilitata una sola linea di indirizzo per volta, cioè se i dati riguardano IC2 (primi 8 bit di address) viene abilitata, ovvero posta a livello alto, la linea corrispondente al contatto 8 del connettore LPT1.

Il kit è disponibile da Futura Elettronica

 

 

Scrivi un commento all'articolo esprimendo la tua opinione sul tema, chiedendo eventuali spiegazioni e/o approfondimenti e contribuendo allo sviluppo dell'argomento proposto. Verranno accettati solo commenti a tema con l'argomento dell'articolo stesso. Commenti NON a tema dovranno essere necessariamente inseriti nel Forum creando un "nuovo argomento di discussione". Per commentare devi accedere al Blog

 

 

Login   
 Twitter Facebook LinkedIn Youtube Google RSS

Chi è online

Ci sono attualmente 1 utente e 41 visitatori collegati.

Utenti online

Ultimi Commenti