Il seguente articolo teorico fa parte di un progetto didattico , nato in modo informale da circa un anno presso l’ Istituto Serale “G.Giorgi” (Treviso), impegnato nella modellazione ed implementazione su singolo chip FPGA di reti neurali. Il nostro intento è di rendere questo progetto ufficiale e, di ampliare così l’offerta formativa dell’istituto. Il gruppo di studio si trova una sera alla settimana e, sarà aperto a quanti volessero dare il loro contributo, come insegnanti o come studenti e perché no come utenti di Elettronica Open Source