In questo articolo concludiamo la fase di progettazione della logica di controllo del SAD che abbiamo analizzato negli articoli precedenti. In particolare ci occuperemo della realizzazione dei segnali di come è stato realizzato il tutto sull’FPGA e vedremo i vari report sulle performance ottenute.

VHDL, seconda parte. Bene, ora che abbiamo iniziato con il VHDL possiamo passare ad un esempio un po’ piu’ corposo, non tanto come quantita’ di codice ma come insieme di regole empiriche: un progetto VHDL.