In questo articolo esamineremo come possa funzionare una tecnica di elaborazione distribuita su un sottosistema digitale utilizzando l'architettura PSoC Cypress Semiconductor 3 e PSoC 5 che consistono in una CPU principale (in questo caso uno o 8.051 ARM Cortex M3), un motore di DMA, e la matrice di Universal Digital Blocks (UDB).

In questo articolo esamineremo come possa funzionare una tecnica di elaborazione distribuita su un sottosistema digitale utilizzando l'architettura PSoC Cypress Semiconductor 3 e PSoC 5 che consistono in una CPU principale (in questo caso uno o 8.051 ARM Cortex M3), un motore di DMA, e la matrice di Universal Digital Blocks (UDB)

In questo articolo esamineremo come possa funzionare una tecnica di elaborazione distribuita su un sottosistema digitale utilizzando l'architettura PSoC Cypress Semiconductor 3 e PSoC 5 che consistono in una CPU principale (in questo caso uno o 8.051 ARM Cortex M3), un motore di DMA, e la matrice di Universal Digital Blocks (UDB).