In questo articolo concludiamo la fase di progettazione della logica di controllo del SAD che abbiamo analizzato negli articoli precedenti. In particolare ci occuperemo della realizzazione dei segnali di come è stato realizzato il tutto sull’FPGA e vedremo i vari report sulle performance ottenute.