Home
Accesso / Registrazione

Mingele

ritratto di Mingele

User title

User+

Cronologia

Membro da
3 anni 8 settimane

 

 

Ultimi POST

ritratto di Mingele

Essere ingegneri elettronici

come da titolo vorrei sapere un po ,da chi è sicuramente più esperto di me, cosa significa essere ingegneri elettronici?
Quanto è difficile diventare, e sentirsi, un ingegnere? E soprattutto se la vostra esperienza discende solo dallo studio....

ritratto di Mingele

Vendo monitor lcd 3"

come da titolo vendo monitor lcd 3", per auto o comunque funzionante a 12 V,per la descrizione e le immagini riporto il link del mio annuncio:
http://www.subito.it/vi/31994480.htm

ritratto di Mingele

Display 16x2

Salve a tutti stavo provando a "riciclare" il display di un vecchio telefono,precisamente sirio di telecom italia, purtroppo però non riesco a trovare in giro il datasheet di questo componente.
Dall'esterno si vede che si tratta di un display 16x2 e che sul lato posteriore ci sono 12 pin per la connessione.

Ultimi Commenti

ciao, scusa ma non mi è chiara una cosa, quartus dovrebbe essere in italiano, o se non lo è hai la possibilità di scaricare la versione free dal sito di Altera,se il tuo problema è solo l'inglese ti consiglio di farlo altrimenti se hai qualche errore durante la sintesi,facci capire che tipo di errore riscontri
premetto che io ho usato questo software per un esame ma il linguaggio da me usato era il Verilog,comunque da come vedo l'errore è unico: Error (12007): Top-level design entity "Vhdl1" is undefined e si dovrebbe risolvere cliccando con il tasto destro sul file principale del progetto,nella finestra in alto a sinistra, dove sono i file appartenenti al progetto,e cliccando sull'opzione:" set as top-level entity" riprova a sintetizzare e facci sapere.
io quando facevo un programma e lo volevo provare,(sulla demoboard di altera),generavo un file: name.sof e lo caricavo sulla scheda,ma questo file si creava automaticamente se facevo la sintesi completa facendo doppio click su ogni voce del menu "task",sulla sinistra. Il tuo problema però credo sia la versione di Quartus: Warning: Can't generate programming files because you are currently using the Quartus II software in Evaluation Mode infatti qui dice che non genera i file di programmazione perche stai usando la versione di valutazione. Ora non so se è la stessa cosa ma io usavo la student edition.
Sicuramente non sarò ai livelli di Mino, poichè ho usato quartus solo per sostenere un'esame e forse in futuro lo userò per la tesi,e come ti dicevo io ho studiato il linguaggio verilog.Tutto questo dal libro scritto dal mio professore,che non sto qui a pubblicizzare, però se vuoi dargli un'occhiata fammi sapere e ti do il titolo,ci sono progetti realizzati con l'ambiente di Altera e un'introduzione alle fpga. Colgo volentieri i tuoi ringraziamenti a approfitto per auguravi un Buon Natale e felice anno nuovo!
non saprei dirti per quanto riguarda la and e la or perchè non ho mai avuto problemi,o non me ne sono mai accorto,comunque il titolo del libro è: "Progetto di sistemi elettronici digitali basati su dispositivi FPGA" del prof. Ettore Napoli
Login   
 Twitter Facebook LinkedIn Youtube Google RSS

Ultimi Commenti