Circuiti di acquisizione ed elaborazione dei segnali – Parte 2

Sul blog di Elettronica Open Source puoi leggere non solo tutti gli articoli Premium riservati agli abbonati Platinum 2.0 e inseriti nella rivista Firmware 2.0 (insieme ad articoli tecnici, progetti, approfondimenti sulle tecnologie emergenti, news, tutorial a puntate, e molto altro) ma anche gli articoli della Rubrica Firmware Reload. In questa Rubrica del blog abbiamo raccolto gli articoli tecnici della vecchia rivista cartacea Firmware, che contengono argomenti e temi evergreen per Professionisti, Makers, Hobbisti e Appassionati di elettronica. L’acquisizione e l’elaborazione dei segnali è un campo estremamente vasto e specifico dell’elettronica applicata. In questo articolo presenteremo alcuni semplici circuiti di acquisizione ed elaborazione di segnali. Dalla loro analisi sarà possibile estrapolare considerazioni di carattere generale utili al loro approccio e alla loro progettazione.

INFINITE HOLD TIME SAMPLE AND HOLD

Il circuito di Figura 1 mostra l’implementazione di un semplice “Infinite Hold Time Sample-and-Hold”. Come al solito, al di là degli specifici integrati utilizzati è opportuno comprendere la topologia del circuito che si compone, anche in questo caso della cascata di un ADC e di un DAC. Il termine “infinite” è solo una esagerazione del concetto dal momento che il tempo di congelamento è in ogni caso limitato a quello che intercorre tra l’acquisizione di un campione e quella del successivo. Il termine si riferisce in ogni caso al fatto che il campione può essere mantenuto per quanto tempo si vuole poiché è a tutti gli effetti congelato in forma digitale all’interno dei registri del DAC. La precisone della conversione è, ovviamente, inficiata dalla cascata di entrambi i dispositivi, tuttavia, si tratta di performance comparabili con quelle dei vecchi amplificatori sample and hold via via scomparsi dal momento che gli ADC integrano già al loro interno stadi sample and hold. Ne consegue che un circuito di questo tipo funziona come sample and hold e possiede per di più la capacità di ottenere un tempo di congelamento comunque lungo. Il DAC AM6012 fornisce in output il campione del segnale. Questo viene interfacciato verso l’uscita attraverso un opportuno stadio amplificatore. Ovviamente, è possibile utilizzare un ADC e un DAC con un maggior numero di bit se si desidera limitare l’errore di quantizzazione. Un circuito di questo tipo può in ogni caso risultare utile in tutte quelle elaborazioni in cui sia necessario catturare campioni di un segnale.

Figura 3-Spettro di uscita del moltiplicatore di Figura 2. A sinistra è mostrato lo spettro del segnale ottenuto dalla moltiplicazione di V1 (ingresso ADC) seno a frequenza 42.5kHz oscillante tra 0 e 4,5V per V2 (ingresso DAC) seno a 5kHz oscillante tra -2V e 2V. Il primo segnale assume soli valori positivi, vincolo dettato dall’hardware dell’ADC. A destra è invece mostrato lo spetto del segnale ottenuto come moltiplicazione di un seno a 42.375kHz (oscillante tra 0 e 4,5V) per un seno a 30.875kHz (oscillante tra -2V e 2V) [1][3][16

Figura 1: Spettro di uscita del moltiplicatore. A sinistra è mostrato lo spettro del segnale ottenuto dalla moltiplicazione di V1 (ingresso ADC) seno a frequenza 42.5kHz oscillante tra 0 e 4,5V per V2 (ingresso DAC) seno a 5kHz oscillante tra -2V e 2V. Il primo segnale assume soli valori positivi, vincolo dettato dall’hardware dell’ADC. A destra è invece mostrato lo spettro del segnale ottenuto come moltiplicazione di un seno a 42.375kHz (oscillante tra 0 e 4,5V) per un seno a 30.875kHz (oscillante tra -2V e 2V)

Figura 4-Infinite Sample and hold (si noti il comando sul pin WR/RDY, il segnale di ingresso Vin, la doppia conversione A/D e D/A ed il buffer di uscita) [1][3][4]

Figura 2: Infinite Sample and Hold (si noti il comando sul pin WR/RDY, il segnale di ingresso Vin, la doppia conversione A/D e D/A ed il buffer di uscita)

MOLTIPLICATORE ANALOGICO A QUATTRO QUADRANTI

Il circuito di Figura 2 può essere facilmente modificato al fine di ridurre gli errori dovuti alla quantizzazione oppure al fine di ottenere un moltiplicatore a quattro quadranti. In questo caso è possibile sostituire l’ADC con un modello che accetti tensioni comprese, per esempio, nel range tra -5V e +5V e che presenti un maggior numero di bit di codifica. Il circuito di Figura 3 introduce proprio queste modifiche. Al posto dell’ADC a 8 bit LDC1099 viene utilizzato l’ADC a 12 bit LTC1278 che accetta in ingresso segnali sia positivi che negativi. Il DAC rimane invece invariato trattandosi di un DAC già a 12 bit. Ovviamente, nel caso in cui la dinamica di ingresso non sia adeguata ai segnali da trattare, è possibile introdurre dei blocchi circuitali di adattamento che traslino, amplifichino o attenuino opportunamente i segnali stessi.

Figura 3: Moltiplicatore analogico a quattro quadranti (naturale evoluzione del circuito di Figura 2)

DEMODULAZIONE DI UN SEGNALE MEDIANTE SOTTOCAMPIONAMENTO

Il circuito di Figura 4 mostra come, attraverso un sottocampionamento, sia possibile riottenere un segnale originariamente modulato in ampiezza. Nel caso specifico, il segnale modulante è una sinusoide a 5 kHz mentre la portante è una sinusoide a 455 kHz. Il segnale modulato viene sottocampionato a 227.5 kHz dall’ADC LTC1275. Nel dominio del tempo, quello che si ottiene è una demodulazione (Figura 4).

Figura 4: Demodulazione di un segnale mediante sottocampionamento

La traccia in basso è il segnale ottenuto in uscita dal chip ADC LTC1275 successivamente ricostruito attraverso un DAC a 12 bit che per comodità di rappresentazione non è stato raffigurato. Attraverso il pin RD è possibile comandare la conversione. Si tratta di un ADC in grado di raggiungere 300 ksps e perciò in grado di effettuare il campionamento alla frequenza 227,5 kHz. Si noti che, affinché il circuito funzioni effettivamente, è necessario che la frequenza di campionamento e quindi di conversione dell’ADC sia esattamente pari a metà della frequenza portante. Lo stesso risultato potrebbe ottenersi attraverso una conversione A/D a 455 kHz cioè a frequenza pari a quella portante, cosa tuttavia meno agevole dal momento che l’ADC utilizzato non è in grado di raggiungere tale frequenza. Un’applicazione di questo tipo comporta evidentemente sempre una scelta adeguata del convertitore ADC e di conseguenza del DAC. Anche in questo caso il circuito esegue attraverso ADC e DAC una vera e propria elaborazione del segnale per via circuitale al fine di estrarre dallo stesso l’informazione senza ricorrere ad alcun algoritmo di elaborazione numerica. Anche questo circuito esula pertanto dall’architettura generale di Figura 1.