Verso la Certificazione in Safety dei sistemi avionici sulle architetture di processori multi-core

Le architetture di processori single-core largamente usate sinora nelle applicazioni avioniche safety-critical, stanno diventando sempre più rare a causa del passaggio verso le architetture multi-core da parte dei fabbricanti di semiconduttori. In questo articolo ci soffermiamo sulla possibilità di ricorrere a normali processori multi-core commerciali per le applicazioni di questo genere, approfondendo le problematiche inerenti la relativa certificazione di Safety.      

La sfida: scegliere processori multi-core

Per rispondere alla richiesta di crescenti prestazioni da parte del mercato commerciale e dovendo affrontare i limiti prestazionali fondamentali dei processori single-core imposti dalle massime velocità di clock raggiungibili, nel corso dell'ultimo decennio i fabbricanti di semiconduttori sono passati alle architetture di processori multi-core allo scopo di aumentare le performance dei loro prodotti.  L'arrivo di queste architetture multi-core si è tradotto in un incremento prestazionale per le applicazioni generiche di livelli enterprise presentando tuttavia alcune sfide particolari in vista del loro impiego nei sistemi avionici safety-critical. Il motivo risiede nel fatto che le applicazioni avioniche presentano requisiti specifici (come, a titolo di esempio, il determinismo e l'isolamento applicativo) che i fabbricanti di semiconduttori non considerano prioritariamente quando devono progettare processori multi-core destinati al mercato commerciale.  Il settore aeronautico, le università e gli enti di certificazione hanno in corso vari progetti di ricerca relativi all'impiego delle architetture di processori multi-core all'interno delle applicazioni avioniche. Alcuni ricercatori hanno scoperto che esistono variazioni tra i differenti design di processori multi-core in termini di adeguatezza all'impiego in applicazioni avioniche, conseguenza dell'impatto delle caratteristiche progettuali sul determinismo e sull'isolamento applicativo [1]. Tali caratteristiche dipendono da fattori che scaturiscono dalle risorse condivise sul dispositivo, come l'adozione di un singolo controller di memoria piuttosto che di un bus condiviso da parte dei vari core (cosa che comporta il rischio di conflitti sulle risorse), o anche l'impiego di cache Level 2 separate o condivise dai core.

Questa incertezza circa la scelta dei processori multi-core per i programmi avionici è stata [...]

ATTENZIONE: quello che hai appena letto è solo un estratto, l'Articolo Tecnico completo è composto da ben 1532 parole ed è riservato agli abbonati PLATINUM. Con l'Abbonamento avrai anche accesso a tutti gli altri Articoli Tecnici PREMIUM e PLATINUM e potrai fare il download (PDF) di tutti gli EOS-Book, Firmware e degli speciali MONOTEMATICI. ABBONATI ORA con PAYPAL è semplice e sicuro.

Abbonati alle riviste di elettronica

2 Commenti

  1. Maurizio Di Paolo Emilio Maurizio 9 settembre 2016
  2. Daniele Valanzuolo Daniele Valanzuolo 11 settembre 2016

Scrivi un commento