FINFET, il transistor con le pinne

Più di quarant'anni dopo l'impetuosa diffusione dei transistor MOSFET planari e nel mezzo della discussione sul superamento della legge di Moore, assistiamo all'introduzione di un nuovo transistor: FINFET. Facciamo conoscenza con il nuovo componente.

Introduzione

Gordon Moore nel suo famoso articolo ”Cramming more components onto integrated circuits (Electronics, 1965)” predisse l’impetuoso sviluppo della miniaturizzazione nei circuiti integrati (una originale interpretazione della Legge di Moore è presentata in "Oltre la Legge di Moore" Tradondemand  EOS 15 agosto 2009). Effettivamente negli ultimi decenni la lunghezza del transistor usato nei circuiti integrati si è dimezzata in media ogni tre anni. Il transistor MOSFET è stato il protagonista di questo trend che non ha confronti in alcuna altra attività umana. Molto si è discusso a proposito di quale sarebbe stato il limite alla miniaturizzazione dei componenti nei circuiti integrati. Nel corso degli anni si è ritenuto che i limiti nella risoluzione litografica fossero la barriera ultima, il costo delle fabbriche necessarie a sostenere tecnologie nanometriche, limiti intrinseci nell’utilizzo di silicio come substrato, infine limiti fisici legati alle dimensioni degli strati di isolamento ormai prossime alla dimensione delle molecole, oppure limiti legati alle imperfezioni dei reticoli cristallini industrialmente producibili in serie (vedi in EOS l'interessante articolo "Mosfet e scaling: la miniaturizzazione è il futuro?" Gianluca Costa 31 marzo 2015). In realtà, ben prima di tutto questo, la tecnologia dei circuiti integrati, in particolare digitali, rischiava di trovare un limite nel degrado delle caratteristiche elettriche del suo componente fondamentale, il transistor MOSFET. Dopo un breve richiamo sul suo funzionamento, vedremo come riducendo drasticamente le dimensioni fisiche del componente, il transistor MOSFET non si comporti più come transistor, perdendo sostanzialmente la capacità di controllo della conducibilità del canale. Vedremo poi come il nuovo transistor, pur basandosi sugli stessi principi fisici, sia in grado di funzionare anche a dimensioni estremamente piccole (esistono prototipi a cinque nanometri), gettando le basi per proseguire ancora per parecchi nodi tecnologici, l’impetuosa diffusione delle tecnologie CMOS cui siamo abituati. Il nuovo transistor deve il suo nome all’aspetto assunto aggiungendo due strutture ai lati del canale di conduzione dei primi prototipi, che lo fanno vagamente assomigliare ad un pesce (fin in inglese significa pinna). Introdurremo anche strutture più tradizionali ma in grado di competere in ampi settori di applicazione, rendendo il panorama più vivace. Anche se non potremo mai avere tra le mani un FINFET ed i suoi concorrenti, non ne è infatti prevista la produzione come componenti discreti, è interessante conoscere da vicino questi nuovi componenti dei circuiti integrati che aggiungono una dimensione alle strutture elementari, creando una nuova elettronica 3D.

Il transistor MOSFET "tradizionale" nei circuiti integrati ed i suoi limiti

Per comodità del lettore, richiamiamo brevemente il funzionamento del transistor CMOS planare. Come vediamo in Figura 1, esso è composto da due aree fortemente drogate (di polarità P oppure N) separate da substrato poco drogato. Le aree drogate costituiscono source e drain. Un terzo terminale (gate) è direttamente affacciato sul canale che separa source e drain, realizzando il terminale di controllo. Il gate è isolato da uno strato di ossido. Considerato come esempio un transistor MOSFET di polarità N, con una tensione nulla, o al di sotto della soglia di conduzione, applicata alla gate, il transistor è in interdizione e non vi è passaggio di corrente tra drain e source. Applicando una tensione superiore alla soglia, il campo elettrico stabilito tra substrato e gate dà origine ad un accumulo di cariche elettriche e si stabilisce un vero e proprio canale di conduzione tra i terminali drain e source. La tensione applicata alla gate è quindi efficace nel controllare la conducibilità del transistor. A causa della presenza dello strato di ossido isolante non vi è circolazione di corrente tra gate e substrato. In altre parole, i transistor MOSFET presentano impedenze di ingresso (gate) estremamente elevate, caratteristica utile in molte situazioni progettuali.

Le strutture fisiche coinvolte sono naturalmente tridimensionali ma sono sviluppate soprattutto in lunghezza e larghezza, più che in altezza e la loro fabbricazione coinvolge fondamentalmente processi fisici e chimici sul piano x-y in molteplici passaggi consecutivi. In questo senso si parla di processi e dispositivi planari (vedi "Introduction to Semiconductor Technology" AN900 STMicroelectronics). Riducendo le dimensioni del transistor a lunghezze di canale inferiori a circa 100 nanometri, il comportamento del MOSFET inizia a presentarsi ben diverso da quello ideale descritto. Fenomeni di gate leakage, ossia circolazione di corrente continua tra gate e substrato in presenza di polarizzazione, iniziano a manifestarsi con pregiudizio delle prestazioni in termini di consumo e generazione di calore.

Figura 1. Il transistor MOS planare

Evoluzioni del transistor planare

Accorgimenti di fabbricazione permisero di tenere il fenomeno sotto controllo, vedi Figura 2. L’aggiunta di uno strato di isolante sotto il canale, ed altri accorgimenti di processo, eliminano percorsi conduttivi e ripristinano una elevata impedenza, eliminando o riducendo grandemente il leakage.

Figura 2. Transistor MOS SOI (Silicon On Insulator)

Con lunghezze di canale inferiori a poche decine di nanometri, drain e source sono talmente vicini che la differenza di potenziale tra i due terminali è da sola in grado di creare conduzione nel canale, vanificando l’effetto della gate. In altre parole, la struttura risultante conduce corrente anche in assenza di tensione sulla gate, di fatto non comportandosi più come un transistor. Osservando la distribuzione dei campi elettrici visibile nella Figura 3, possiamo notare la creazione di corrente di leakage anche lontano dalla struttura gate/substrato, cosa che compromette il funzionamento del dispositivo.

Figura 3. Quando Leff diventa piccola (<20nm), il campo elettrico tra Drain e Source causa correnti di leakage importanti, indipendentemente dalla tensione di Gate.

FIN-FET

Dopo alcune proposte iniziali dual-gate e multiple gate, la struttura visibile [...]

ATTENZIONE: quello che hai appena letto è solo un estratto, l'Articolo Tecnico completo è composto da ben 2124 parole ed è riservato agli ABBONATI. Con l'Abbonamento avrai anche accesso a tutti gli altri Articoli Tecnici e potrai fare il download in formato PDF eBook e Mobi per un anno. ABBONATI ORA, è semplice e sicuro.

Scarica subito una copia gratis

7 Commenti

  1. Filippo Casella Filippo Casella 13 Febbraio 2020
  2. Maurizio Maurizio 13 Febbraio 2020
  3. Iacopo Banchini Iacopo Banchini 13 Febbraio 2020
  4. Tony21 Tony21 13 Febbraio 2020
  5. tattolilm tattolilm 15 Febbraio 2020
  6. Alessandro Alessandro 16 Febbraio 2020
  7. ZOPDAR ZOPDAR 17 Febbraio 2020

Scrivi un commento

Seguici anche sul tuo Social Network preferito!

Send this to a friend