La microelettronica sta andando ben oltre la miniaturizzazione tradizionale, mentre la crescita delle prestazioni computazionali potrebbe dipendere sempre più dall’integrazione verticale dei transistor, con nuovi scenari inediti per chip più compatti, efficienti e sostenibili.
Negli ultimi anni, soprattutto come conseguenza della nuova corsa alle prestazioni nei semiconduttori, il dibattito sul futuro della legge di Moore si è spostato dalla semplice riduzione delle dimensioni dei transistor verso architetture tridimensionali capaci di aumentare la densità funzionale sfruttando lo spazio verticale. E' in questo contesto che si inserisce il lavoro condotto presso la King Abdullah University of Science and Technology, che ha portato alla dimostrazione sperimentale della possibilità di impilare fino a sei transistor sottili uno sopra l’altro, risultato reso pubblico sulle pagine di Nature Electronics. Il nuovo approccio è stato interpretato come una possibile via alternativa per prolungare il ritmo di crescita previsto originariamente da Gordon Moore, secondo cui il numero di transistor nei circuiti integrati sarebbe raddoppiato con cadenza regolare.
L’industria dei semiconduttori ha spinto per decenni sulla miniaturizzazione planare, ma questa strategia sta incontrando barriere fisiche difficili da superare. I nodi produttivi più avanzati, sviluppati da aziende come TSMC, Intel e Samsung, si collocano ormai nell’ordine dei 3 e 2 nanometri, una scala nella quale fenomeni quantistici come il tunneling iniziano a compromettere l’affidabilità dei dispositivi. In questo scenario, la stratificazione verticale dei transistor viene vista come un’estensione naturale del concetto stesso di scaling, consentendo un incremento della densità senza ridurre ulteriormente le geometrie critiche. La ricerca saudita si è concentrata su transistor a film sottile realizzati con materiali a base di ossidi metallici e composti organici. L’elemento chiave dell’intera architettura è risultato essere il controllo estremo della planarità tra strati successivi, con una rugosità superficiale mantenuta entro circa 3,63 nanometri, valore che è stato considerato determinante per evitare degradazione delle prestazioni elettriche, poiché anche minime irregolarità sono state associate a perdite di stabilità, dispersioni di corrente e riduzione della vita operativa dei dispositivi elettronici.
Nonostante il potenziale teorico, le limitazioni termiche sono oggi il principale collo di bottiglia. I transistor impilati hanno mostrato un funzionamento stabile solo fino a circa 50 °C, mentre già a 75 °C sono emersi fenomeni di instabilità che ne precludono l’uso in processori ad alte prestazioni. Le moderne CPU e GPU operano, infatti, frequentemente oltre gli 80 °C sotto carico, rendendo l’attuale generazione di transistor 3D inadatta a carichi computazionali intensivi. È stato quindi osservato che le applicazioni più promettenti riguardano il settore dei dispositivi indossabili, dei sensori per l'Internet of Things e dell’elettronica a bassissimo consumo, contesti nei quali la priorità è assegnata all’efficienza energetica più che alla pura potenza di calcolo.
Dal punto di vista industriale, la tecnologia si trova ancora in una fase di laboratorio, ma il percorso è stato descritto come coerente con quanto già avvenuto per il packaging tridimensionale. Soluzioni come la 3D V-Cache dei processori Ryzen e le memorie HBM hanno seguito un’evoluzione simile, passando dalla sperimentazione accademica alla produzione di massa. Nel contesto europeo, questa linea di sviluppo è stata collegata agli obiettivi di sostenibilità energetica e riduzione delle emissioni, in linea con il Green Deal europeo e con l'European Chips Act, che mirano a rafforzare la filiera locale dei semiconduttori puntando su tecnologie efficienti ed a basso impatto ambientale. Nel medio termine, l’evoluzione dei transistor impilati viene considerata una delle leve più concrete per sostenere la crescita delle prestazioni computazionali in un’epoca in cui i limiti della fisica classica stanno diventando sempre più evidenti. Si apre così una nuova fase per la microelettronica avanzata e per l’intero ecosistema digitale globale.
