Progetto del front-end analogico per sistemi ECG usando ADC Sigma-Delta

Per concludere la nostra rubrica sull'ECG e sui vari modi con cui l'elettronica può "collaborare" con la medicina aiutandola a migliorarsi, oggi, dopo aver rivisto quelle che sono le caratteristiche dei segnali di un elettrocardiogramma (ECG), analizzeremo le diverse possibilità per la realizzazione del front-end destinato all'acquisizione di tali segnali. Valuteremo anche i vantaggi e gli svantaggi dei diversi approcci proposti e gli effetti sul progetto dell'intero sistema. Particolare attenzione verrà riservata all'uso di convertitori analogico-digitali sigma-delta, di cui si è parlato. Infine proveremo a descrivere alcune delle potenziali implementazioni dell'architettura del front-end usando l'ADS1258 e l'ADS1278, con i rispettivi risultati sulla misurazione del rumore.

Di cosa stiamo parlando

I dispositivi per il front-end analogico dei sistemi ECG sono tipicamente progettati con componenti discreti standard acquistati da vari rivenditori di semiconduttori oppure con componenti personalizzati per circuiti integrati per applicazioni specifiche (Application-Specific Integrated Circuits, ASIC). Il costo di un progetto ASIC potrebbe attestarsi sui milioni di dollari fino al momento in cui il dispositivo raggiunge il regime di piena produzione, e questo ovviamente non risulterebbe accessibile per molte compagnie di piccola o media grandezza. I componenti di base per un tradizionale front-end analogico di un ECG con elementi discreti comprendono amplificatori da strumentazione (INA), amplificatori operazionali (OPAMP) che implementano filtri attivi e convertitori analogico-digitali (ADC).

Alcuni recenti avanzamenti tecnologici hanno permesso la realizzazione di ADC con prestazioni prima irraggiungibili in termini di velocità, risoluzione e potenza. Allo stesso tempo, è aumentata la necessità di macchine ECG a basso costo e bassa potenza, imponendo dei vincoli ad ingegneri e progettisti sulla produzione di sistemi sempre più convenienti e a buon mercato. In questo scenario trovano la loro collocazione i più recenti ADC sigma-delta (Σ-Δ) ad alte prestazioni della Texas Instruments, che possono essere usati nel front-end di un ECG e permettono di ottimizzarne i costi.

Natura del segnale ECG e implicazioni nel progetto

Il primo passo di ogni progetto consiste nel comprendere a fondo la natura e le caratteristiche del segnale che deve essere processato dal sistema. Questo è particolarmente vero per il front-end di un sistema ECG. La figura sottostante mostra i dettagli largamente noti riguardo ad un segnale ECG per come appare all'ingresso di un sistema di misura. Esso consiste di tre componenti: il segnale ECG reale (differenziale), l'offset differenziale agli elettrodi e il segnale di modo comune.

Il segnale ECG differenziale reale che si colloca fra gli elettrodi in qualsiasi configurazione è limitato a ± 5 mV in ampiezza e compreso tra 0,05 Hz e 150 Hz in frequenza. L'ampiezza di questo segnale ECG reale, insieme alla risoluzione richiesta, determina la specifica sul range dinamico del front-end; invece l'informazione sulla frequenza determina i requisiti sulla larghezza di banda del front-end analogico.

L'interfaccia tra pelle ed elettrodo comporta un offset addizionale in DC di circa 300 mV. Essi va manipolato in modo che i dispositivi usati non vadano in saturazione. Esistono due modi per gestire questo offset, a seconda del tipo di ADC usato nel sistema: lo si può eliminare completamente oppure conservare. Di seguito si analizzeranno vantaggi e svantaggi di entrambi i metodi.

Oltre a questi due segnali, il corpo umano può raccogliere grandi interferenze dalle linee elettriche, da luci fluorescenti e così via. Essa si può manifestare sia come segnale di modo normale (definito come il rumore che appare sul terminale di uscita positivo rispetto al terminale di uscita negativo dell’alimentatore) che come segnale di modo comune (definito come il rumore che appare identicamente su entrambi i terminali positivo e negativo rispetto alla massa). L'interferenza di modo normale può essere mitigata con un filtro notch a 50/60 Hz per la tensione di rete, implementato via software. L'interferenza di modo comune, invece, è generalmente contrastata in uno di questi tre modi:

  1. aumentando il più possibile l'isolamento della massa dell'elettronica di front-end dalla massa di terra;
  2. migliorando la reiezione del modo comune della circuiteria di elaborazione del segnale (dell'ordine di 100 dB);
  3. pilotando il corpo del paziente con un segnale di modo comune non in fase (anche noto come Right Leg Drive, ovvero derivazione della gamba destra).

Una delle specifiche di base del front-end di un ECG è il rumore riferito all'ingresso. Viene generalmente specificato che questo deve essere inferiore a 30 µVRMS per l'intero sistema su una larghezza di banda di 150 Hz. Il contenuto in frequenza del segnale determina le frequenze di cutoff a -3 dB richieste per i filtri del sistema.

A parte questi problemi, il segnale proveniente dagli elettrodi ECG presenta di solito errori legati al movimento (ad esempio la respirazione), al rumore termico e agli impulsi dovuti al pacemaker. Queste ulteriori sorgenti di interferenza devono essere rimosse con un filtraggio appropriato, tanto nel dominio analogico (prima dell'ADC) quanto nel dominio digitale (dopo l'ADC). Tipicamente le macchine ECG hanno gli strumenti per rilevare la presenza di pacemaker e tale scopo può essere raggiunto sia usando dell'hardware dedicato che usando dei software. L'approccio software richiede che il front-end abbia una larghezza di banda maggiore e che l'ADC abbia quindi una frequenza di campionamento più grande. D'altro canto, uno dei vantaggi dell'uso dell'approccio software è che man mano che i dispositivi pacemaker evolvono, le soglie di rilevamento possono essere modificate in modo dinamico senza la necessità di modificare l'hardware del sistema.

Valutazione dei metodi di approccio al sistema

ADC a bassa risoluzione (≤16 bit) VS ADC ad alta risoluzione (24 bit)

A seconda della risoluzione dell'ADC usato nel circuito, ci sono due diversi possibili approcci per l'elaborazione del segnale ECG. Il primo consiste nell'usare amplificatori a basso rumore (low-noise) con un guadagno significativo per il segnale d'ingresso (di 500 circa), utilizzando quindi ADC a bassa risoluzione (massimo 16 bit), come mostrato nella parte sinistra della figura che segue.

In questo caso, bisogna prestare attenzione affinché il rumore dell'amplificatore, che viene appunto accresciuto, non predomini sul rumore totale del sistema. L'altro approccio prevede invece l'utilizzo di un amplificatore a più basso guadagno (circa 5) ed un ADC ad alta risoluzione (ovvero a 24 bit), come mostrato nella parte destra della figura. In entrambi i casi, l'ampiezza del range dinamico noise-free all'uscita dell'ADC resta la stessa.

L'altro modo di interpretare questo risultato è che il rumore del sistema riferito all'ingresso è lo stesso in entrambi i casi. Quindi la qualità del segnale ECG registrato non risulterebbe compromessa. La decisione sulla strategia da usare influenza le specifiche dei singoli componenti del sistema e di conseguenza il costo totale, come vedremo in seguito. L'uso di un ADC ad alta risoluzione riduce l'hardware necessario per l'implementazione del sistema e ciò comporta tanto dei costi minori per la realizzazione quanto un minor consumo di potenza durante il funzionamento.

Campionamento sequenziale VS campionamento simultaneo

Si possono immaginare due diverse soluzioni per il campionamento del segnale ECG in base alla velocità degli ADC disponibili con la risoluzione richiesta. Una possibilità è quella di usare un ADC dedicato per ogni canale, campionando così tutte le linee simultaneamente. L'altro approccio prevede l'uso di un multiplexer per i diversi canali in ingresso, in modo da utilizzare un unico ADC per digitalizzare tutti i segnali in maniera sequenziale. Il campionamento sequenziale, come è evidente, dovrebbe permettere di ridurre la quantità dell'hardware di front-end.

Diventa ovvio, peraltro, che la velocità dell'ADC nel caso di un'architettura con campionamento sequenziale deve essere maggiore rispetto al caso di campionamento simultaneo, dal momento che un unico ADC deve gestire efficacemente tutti i canali. Gli ADC a velocità più alta, a loro volta, tendono però a consumare molta più potenza. Ne consegue che non è necessario che la soluzione con campionamento sequenziale sia ottimizzata in potenza.

Anche il tempo di assestamento (inteso come tempo di passaggio da un canale all'altro) del multiplexer posto prima dell'ADC gioca un ruolo importante nella determinazione della velocità dell'ADC richiesta in questo approccio. Bisogna tenere comunque conto del fatto che, nell'usare il campionamento sequenziale, i campioni provenienti dai diversi canali sono alterati nel tempo per via dell'accumulo dei ritardi. Vengono quindi usati degli algoritmi software per interpolare i dati acquisiti al fine di ricostruire la forma d'onda.

L'hardware del front-end analogico di un sistema ECG potrebbe, quindi, essere minimizzato se ci fosse un ADC ad alta velocità (circa 100 kbps) con una risoluzione molto alta (all'incirca 24 bit).

Front-end analogico di un ECG con ADC a bassa risoluzione (≤16 bit)

La figura seguente mostra un tipico esempio di front-end analogico per ECG con campionamento sequenziale mediante un convertitore a 16 bit.

Il primo blocco è pensato per la protezione del paziente e può includere al suo interno resistori di alto valore o un qualsiasi altro tipo di circuiteria di isolamento. La circuiteria per la selezione del canale determina le diverse combinazioni di elettrodi ai capi dei quali si può misurare una tensione d'ingresso in base alle tecniche del triangolo di Einthoven e del terminale centrale di Wilson. Gli elettrodi dell'ECG sono sorgenti di segnale ad alta impedenza, perciò questi segnali vengono inviati agli amplificatori da strumentazione, che hanno un CMRR molto alto (maggiore di 100 dB) ed un'elevata impedenza di ingresso (maggiore di 10 MΩ). Prima che il segnale ECG passi all'ADC, questo deve essere amplificato in modo che l'intero range dinamico dell'ADC sia sfruttato.

Una tipica tensione full-scale per un ADC è all'incirca di 2,5 V, che implica un guadagno di 500 (assumendo un segnale d'ingresso di 5 mV). Il guadagno totale è distribuito tra l'amplificatore da strumentazione (INA) ed un amplificatore addizionale. Il guadagno è aggiunto a quello dell'INA in modo che l'offset DC agli elettrodi non mandi l'INA in saturazione. Il valore reale di questo guadagno dipende dalla tensione di funzionamento dell'INA. Secondo i trend più recenti di alimentazione analogica a 5 V, il massimo guadagno dell'INA può rientrare in un range compreso fra 5 e 10. A questo punto, la componente DC deve essere rimossa prima che qualsiasi altro guadagno possa essere introdotto. Viene quindi aggiunto un filtro passa-alto con frequenza di taglio a 0,05 Hz. Una volta eliminata la componente continua, il segnale può essere nuovamente amplificato. Va evidenziato che gli amplificatori usati per questi stadi di guadagno devono introdurre un rumore molto basso, così da non sovrastare il rumore del sistema, e devono essere a bassa potenza (per sistemi alimentati a batteria). La combinazione di queste esigenze su basso rumore e bassa potenza aumenta il costo degli amplificatori di precisione richiesti. Lo stadio di guadagno è seguito da un filtro anti-aliasing. Convertitori che lavorano alla frequenza di Nyquist, come gli ADC di tipo SAR (Successive Approssimation Register, registro ad approssimazioni successive) devono disporre di un filtro anti-aliasing con una transizione molto brusca per evitare il rumore di aliasing fuori banda. Tipicamente si usa un filtro passa-basso attivo di quarto ordine o superiore. Il blocco del filtro passa-basso è seguito da un blocco multiplexer (mux) che è collegato all'ADC.

Si può notare che in questo tipo di sistema c'è una significativa quantità di azioni di elaborazione del segnale in analogico che avvengono prima che questo venga digitalizzato, compresi amplificazione e filtraggio. Tutto ciò, nel dominio analogico, limita la flessibilità del sistema. Spesso il guadagno, la larghezza di banda ed il baseline wandering (ovvero una fluttuazione non controllata dell'asse di riferimento) rendono necessaria una certa ottimizzazione, che può essere meglio ottenuta nel dominio digitale. Dal momento che l'elaborazione del segnale digitale è relativamente a più basso costo e fornisce parecchia flessibilità, è vantaggioso spostare questa fase di elaborazione nel dominio digitale. Il sistema descritto di seguito segue questa strategia.

Front-end analogico semplificato e a basso costo per un ECG con ADC sigma-delta a 24 bit

L'immagine qui di seguito mostra lo stesso schema precedente per il front-end dell'ECG ma con l'implementazione di un convertitore sigma-delta. Tali convertitori sono noti per il fatto di fornire prestazioni ad altissima risoluzione (con una profondità di rappresentazione anche maggiore di 20 bit), usando il sovra-campionamento (una delle principali caratteristiche di questi ADC è proprio l'alta frequenza di campionamento usata) e i principi di noise shaping per ridurre l'errore di quantizzazione. Tradizionalmente, le velocità degli ADC sigma-delta sono state limitate a frequenze di campionamento di diversi kHz. I recenti sviluppi tecnologici hanno portato ad ADC Σ-Δ con eccellenti prestazioni in DC e in AC, con frequenze di campionamento che arrivano fino alle centinaia di kHz.

L'ADS1258 mostrato è un convertitore a 24 bit ed offre un ottimo compendio di bassa latenza, alta velocità e buone prestazioni in termini di rumore; fornisce 1,8 kSPS (kilo-Samples-Per-Second, ovvero circa 1800 campioni al secondo) per canale con 21,6 bit effettivi. Dal confronto tra i due schemi circuitali, si può notare come in questo secondo caso ci sia una notevole riduzione dell'hardware impiegato, cui si associano minori costi e minori consumi di potenza. Vengono, infatti, eliminati tre blocchi, ovvero il filtro passa-alto, lo stadio di guadagno ed il ripido filtro attivo passa-basso.

L'ADS1258 ha anche un multiplexer integrato, che permette fino a 8 ingressi differenziali. Gli ADC sigma-delta rilassano i requisiti sull'antialiasing prima dell'ADC: i complicati filtri attivi antialiasing, che potrebbero richiedere l'implementazione di diversi amplificatori, possono essere sostituiti da un semplice filtro RC a singolo polo. Anche il filtro passa-alto che blocca la continua è eliminato, perché il rumore intrinseco dell'ADC è decisamente più basso rispetto alla precedente. In questo modo, l'informazione in DC non viene persa ed i vari filtri possono anche essere implementati digitalmente, il che concede al progettista una certa flessibilità nell'usare filtri adattativi.

Il rumore riferito all'ingresso del sistema per l'ADS1258 fornisce un valore compreso tra 1 µVRMS e 3 µVRMS a seconda della velocità di trasmissione dati in uscita, con un guadagno dell'INA pari a 4. Questo valore di rumore rientra comodamente nei prerequisiti degli ECG commerciali.

Essendo una soluzione sequenziale, il front-end analogico basato sull'ADS1258 mostra uno skew (variazione del ritardo nella ricezione di un bit rispetto all'istante di trasmissione) di 42 µs tra i canali. Per la maggior parte delle applicazioni questo potrebbe essere accettabile; invece per altre come l'elettroencefalogramma (EEG) e i sistemi di imaging, il valore richiesto deve essere inferiore a 25 µs e un approccio con ADC ad alta risoluzione e campionamento simultaneo rappresenta una buona soluzione. Di seguito viene mostrata la topologia circuitale per ottenere un campionamento simultaneo con l'ADS1278.

Misurazioni con campionamento sequenziale con l'ADS1258

Una configurazione di test come quella qui raffigurata è stata usata per valutare le prestazioni dell'ADS1258 per applicazioni di misurazione dell'ECG.

I risultati di queste misurazioni sono riassunti nella seguente tabella:

Qui è stato usato come sorgente di segnale un simulatore di segnale ECG della Dynatech Nevada. L'INA121 è stato scelto perché permette di avere un basso rumore di corrente e di tensione. I resistori d'ingresso (di sicurezza) da 100 kΩ sono stati usati sugli ingressi dell'INA121 per tutte le misurazioni. L'amplificatore operazionale OPA227, usato nell'anello d'uscita del multiplexer integrato nell'ADS1258, fornisce prestazioni leggermente migliori in termini di rumore ed un miglior accordo dell'offset tra i canali rispetto ad una connessione senza buffer. I dati sul rumore sono stati ottenuti con gli ingressi dell'INA121 cortocircuitati e con i resistori in serie da 100 kΩ al proprio posto. In questa immagine è rappresentata l'uscita dell'ADS1258 nel dominio del tempo.

Misurazioni con campionamento simultaneo

La configurazione di test mostrata nella figura sottostante è stata usata per valutare le prestazioni dell'ADS1278 per applicazioni di misurazione ECG. Il generatore di segnale Agilent 33120A produce una forma d'onda cardiaca di test con 2 mV di picco. I resistori di ingresso (di sicurezza) sono usati sugli ingressi dell'INA121 per tutte le misurazioni di test. Anche in questo caso l'INA121 è stato selezionato per la combinazione di basso rumore sia di corrente che di tensione. Il guadagno dell'INA121 è impostato a 4 e l'uscita è limitata in banda a 150 Hz prima dell'ADC. Il pin di riferimento dell'INA121 è impostato a 2,5 V per spostare il modo comune del segnale a metà dell'alimentazione dell'ADC.

Gli ingressi negativi degli ADC sono spostati allo stesso modo a +2,5 V, rendendo possibili delle oscillazioni bipolari dell'ingresso differenziale dell'ECG. L'ADS1278 è stato configurato in modalità Low-Speed (ovvero con una velocità di trasmissione pari a 10 kSPS). Questa modalità presenta una dissipazione di soli 7 mW/canale con un rumore di appena 8 µVRMS su una larghezza di banda di 5 kHz. I dati sono stati ottenuti da otto canali contemporaneamente.

I resistori d'ingresso danno un contributo di rumore pari a 2,9 µVRMS sui 150 Hz di larghezza di banda (rumore riferito agli ingressi dell'ADC). L'INA121 aggiunge meno di 4 µVRMS di rumore all'ingresso dell'ADC. Il rumore dei resistori d'ingresso e quello dell'INA si combinano col rumore dell'ADS1278, incrementando il rumore d'uscita dell'ADC da 8 µV a 9,5 µV (rumore dell'ADC riferito all'uscita).

I dati sul rumore per l'ADS1278 sono stati ottenuti con tutti i canali simultaneamente in conversione e con gli ingressi dell'INA121 cortocircuitati (ma con i resistori in serie da 100 kΩ al proprio posto). La tabella di seguito riportata mostra le misure raccolte relativamente al rumore riferito all'ingresso dell'ADS1278 campionando a 10 kSPS, ma anche il rumore riferito all'ingresso con i dati dell'ADC filtrati con una semplice media mobile x4 e media mobile x8. Il post-filtraggio dei dati dell'ADC in questo modo è piuttosto semplice da implementare e riduce il rumore all'incirca della radice quadrata del fattore di media, e la velocità di trasmissione dati degli stessi fattori 4 e 8 (decimazione nel tempo).

Il rumore riferito all'ingresso per il circuito di test dell'ADS1278 con post-filtraggio è inferiore a 10 µVPP. Questa quantità di rumore rientra negli standard abituali per i sistemi ECG ad alta risoluzione.

Nell'immagine è presentato l'andamento dell'uscita dell'ADS1278 nel tempo con un segnale d'ingresso cardiaco simulato con picco di 2 mV.

Conclusioni

Ancora una volta abbiamo visto come l'elettronica vada sempre più "a braccetto" con la medicina ed il proliferare di applicazioni biomedicali per tutta una serie di dispositivi non fa che consolidare questo connubio. Con questa discussione sui vari approcci disponibili per l'implementazione del front-end di un ECG, che acquisisca e inizi a trattare questi segnali, si conclude questa nostra rubrica. A questo punto è quasi d'obbligo chiedervi innanzitutto se l'argomento vi ha interessato e stimolato, ma anche se sareste curiosi di saperne di più o di vedere trattati altri aspetti, come ad esempio qualche applicazione.

8 Commenti

  1. Giorgio B. Giorgio B. 28 ottobre 2014
  2. Gius_Res Gius_Res 28 ottobre 2014
    • Piero Boccadoro 29 ottobre 2014
      • gasp_are gasp_are 12 febbraio 2015
  3. GiuseppeLeonardi 22 dicembre 2014

Scrivi un commento

EOS-Academy
Abbonati ora!